[#08] 반도체 Etching은 어떻게 나노 구조를 만들까?

— Lithography로 그린 패턴을 실제 반도체 구조로 만드는 기술

 

지난 글에서는 **Lithography(노광)**가 빛을 이용해 웨이퍼 위에 미세한 회로 패턴을 만드는 과정이라는 것을 살펴봤습니다.

그런데 여기서 중요한 질문이 하나 생깁니다.

빛으로 만든 패턴이 어떻게 실제 반도체 구조가 될까요?

그 역할을 담당하는 공정이 바로 Etching, 식각 공정입니다.

Lithography가 회로의 설계도를 그리는 기술이라면 Etching은 그 설계도를 따라 실제 물질을 제거하여 나노미터 크기의 구조를 만드는 기술이라고 할 수 있습니다. 실제 식각에서는 포토레지스트나 하드마스크로 보호되지 않은 영역을 선택적으로 제거하며, 첨단 반도체에서는 플라즈마를 이용한 Dry Etch가 회로 형성에 핵심적으로 사용됩니다. Applied Materials

---

1. Etching이란 무엇인가?

반도체 웨이퍼 위에는 산화막, 절연막, 금속막 등 여러 종류의 박막이 형성됩니다.

Lithography를 통해 이 박막 위에 원하는 패턴을 만들고 나면, 다음 단계에서는 그 패턴을 아래층으로 옮겨야 합니다.

이를 아주 단순하게 표현하면 다음과 같습니다.

Thin Film
   ↓
Photoresist Coating
   ↓
Lithography
   ↓
Patterned Photoresist
   ↓
Etching
   ↓
Pattern Transfer
   ↓
Nanoscale Structure

즉,

Lithography = Where to make

Etching = How to make

라고 이해하면 쉽습니다.

Etch 공정은 웨이퍼 표면에서 선택된 영역의 물질을 제거하고, 마스크로 보호된 영역은 남겨 원하는 구조를 형성합니다. Applied Materials

---

2. Wet Etching과 Dry Etching

식각 방법은 크게 Wet Etching과 Dry Etching으로 구분할 수 있습니다.

Wet Etching

Wet Etching은 웨이퍼를 화학 용액에 노출시켜 원하는 물질을 화학적으로 제거하는 방식입니다.

대표적인 특징은 공정이 비교적 단순하면서 특정 물질에 대해 높은 선택비(Selectivity)를 얻을 수 있다는 점입니다.

하지만 미세 패턴에서는 문제가 있습니다.

화학 반응이 옆 방향으로도 진행될 수 있기 때문입니다.

Mask       Mask
████       ████
   \       /
    \_____/

 Isotropic Etching

이처럼 수직 방향뿐 아니라 측면 방향으로도 식각되면 Undercut이 발생할 수 있습니다.

Wet Etching은 일반적으로 이러한 등방성(Isotropic) 특성을 나타내는 경우가 많습니다. IuE

---

3. 첨단 반도체에서는 왜 Dry Etching이 중요할까?

회로 선폭이 작아질수록 옆으로 깎이는 현상을 허용하기 어려워집니다.

예를 들어 아래와 같은 좁고 깊은 구조를 만든다고 생각해봅시다.

Mask       Mask
████       ████
   │       │
   │       │
   │       │
   └───────┘

Anisotropic Etching

이처럼 수직 방향으로 정밀하게 물질을 제거하는 능력이 필요합니다.

대표적인 기술이 **Reactive Ion Etching(RIE)**입니다.

RIE에서는 플라즈마를 생성하고 그 안의 이온을 웨이퍼 방향으로 가속시켜 화학반응과 방향성 있는 이온 충돌을 결합합니다. 따라서 미세하고 복잡한 구조를 만드는 데 유리합니다. Lam Research

---

4. Plasma Etching은 어떻게 작동할까?

지난 #06 글에서 살펴본 Vacuum + Plasma가 여기서 본격적으로 등장합니다.

기본 구조는 다음과 같습니다.

Process Gas
     ↓
Vacuum Chamber
     ↓
RF Energy
     ↓
Plasma
     ↓
Ions + Reactive Species
     ↓
Wafer Surface
     ↓
Material Removal

플라즈마 식각을 단순히 **“이온으로 웨이퍼를 때려 깎는 것”**으로만 이해하면 부족합니다.

실제로는 크게 두 메커니즘이 함께 작동합니다.

Physical effect

에너지를 가진 이온이 표면에 충돌합니다.

Chemical effect

반응성 화학종이 표면 물질과 반응해 제거 가능한 부산물을 만듭니다.

따라서 Plasma Etching은 결국

Physical Bombardment + Chemical Reaction

을 적절히 조합하는 기술이라고 볼 수 있습니다. RIE 역시 이온을 이용해 표면 반응을 활성화하는 대표적인 식각 기술입니다. Lam Research

 

---

5. Etching에서 정말 중요한 것은 '얼마나 많이 깎았는가'가 아니다

식각 속도만 빠르다고 좋은 공정은 아닙니다.

실제 공정 엔지니어가 중요하게 보는 요소는 여러 가지가 있지만, 입문 단계에서는 다음 세 가지를 먼저 이해하면 좋습니다.

① Etch Rate

단위 시간 동안 얼마나 많은 물질을 제거하는가?

② Selectivity

원하는 물질만 얼마나 선택적으로 제거하는가?

예를 들어 SiO₂를 제거하면서 아래의 Si는 최대한 손상시키지 않아야 할 수 있습니다.

③ Uniformity

웨이퍼 전체에서 동일한 정도로 식각되는가?

          300 mm Wafer

Center ───────────── Edge
 ↓                    ↓

Same Etch Depth?
Same CD?
Same Profile?

300 mm 웨이퍼 중심과 가장자리에서 결과가 달라진다면 동일한 설계의 칩이라도 특성이 달라질 수 있습니다.

최신 식각 장비가 wafer-to-wafer 반복성과 CD(Critical Dimension) 균일도를 중요하게 관리하는 이유입니다. Lam Research

---

6. Over-Etch와 Under-Etch

식각 시간 역시 중요합니다.

Under-Etch는 필요한 물질을 완전히 제거하지 못한 상태입니다.

Target
│       │
│       │
│_______│
█████████  ← Residue

반대로 Over-Etch는 필요 이상으로 식각하여 하부층이나 구조를 손상시킬 수 있습니다.

Target
│       │
│       │
└──\_/──┘
    ↓
Excessive Etching

따라서 실제 장비에서는 단순히 정해진 시간 동안 식각하는 것보다 공정 종료점(Endpoint)을 얼마나 안정적으로 판단하고 제어하는가가 중요해집니다.

---

7. 왜 최신 반도체에서 Etching이 더 어려워지고 있을까?

과거에는 상대적으로 평면적인 구조를 가공하는 경우가 많았습니다.

하지만 반도체가 3차원 구조로 발전하면서 상황이 크게 달라졌습니다.

대표적인 사례가 3D NAND입니다.

 

1

수많은 메모리 층을 수직으로 적층한 뒤 매우 깊고 좁은 구조를 형성해야 합니다.

이를 High Aspect Ratio(HAR) 구조라고 합니다.

Aspect Ratio는 개념적으로 다음처럼 이해할 수 있습니다.

Aspect Ratio = Depth / Width

폭은 좁은데 깊이가 매우 깊다면 Aspect Ratio가 커집니다.

문제는 식각이 깊어질수록 반응종과 이온을 구조 바닥까지 균일하게 전달하고 부산물을 다시 밖으로 배출하기 어려워진다는 것입니다.

그래서 최신 식각 장비에서는 단순한 Etch Rate보다 Profile Control, Uniformity, Selectivity와 깊은 구조에 대한 제어 능력이 더욱 중요해집니다. Lam Research도 HAR 식각을 3D NAND뿐 아니라 TSV와 첨단 패키징 등에 필요한 핵심 기술로 설명하고 있습니다. Lam Research

---

8. 더 미세해지면 '원자층'까지 깎는다

여기서 식각 기술은 한 단계 더 발전합니다.

바로 **ALE(Atomic Layer Etching)**입니다.

기존 방식이 연속적으로 물질을 제거한다면 ALE는 매우 얇은 층을 단계적으로 제거해 더욱 정밀한 제어를 추구합니다.

Conventional Etch
██████████
↓↓↓↓↓↓↓↓↓↓
████

Atomic Layer Etch
██████████
↓
█████████
↓
████████
↓
███████

최첨단 공정에서는 몇 개 원자층 수준의 물질 제거까지 요구되고 있으며, ALE는 이러한 원자 수준의 정밀 제어를 위한 기술입니다. Lam Research

---

⚙️ 기계공학 관점에서 Etching을 바라보면?

식각을 화학이나 전자공학 영역이라고 생각하기 쉽습니다.

하지만 Etch Equipment 관점으로 들어가면 이야기가 달라집니다.

플라즈마 챔버 내부에서는 동시에 다음 문제를 해결해야 합니다.

기계공학 분야	Etch Equipment에서의 역할
유체역학	Process Gas 유동과 분포
열전달	Wafer 및 Chuck 온도 제어
진공공학	Chamber Pressure 제어
동역학	Wafer Handling 및 정밀 위치
열역학	Gas·Plasma 상태 및 에너지
재료공학	Chamber 부품의 Plasma 내구성
제어공학	Pressure, RF, Gas Flow 실시간 제어

특히 재미있는 부분은 **균일도(Uniformity)**입니다.

웨이퍼 전체에서 동일한 식각 결과를 얻으려면 가스 유동, 압력, 플라즈마 밀도, 온도, RF 조건 등이 공간적으로 균일해야 합니다.

따라서 Etch 장비는 단순한 화학반응기가 아니라,

진공 + 유체 + 열 + 플라즈마 + 정밀제어가 결합된 복합 기계 시스템

이라고 보는 편이 훨씬 정확합니다.

---

🏭 FAB 관점에서 보면 더 중요한 문제가 있다

Etching은 한 장의 웨이퍼만 잘 가공한다고 끝나는 공정이 아닙니다.

실제 생산에서는

Wafer #1
   ↓
Wafer #2
   ↓
Wafer #3
   ↓
   ...
Wafer #10,000

에서도 동일한 결과를 내야 합니다.

즉,

Precision + Repeatability + Productivity

세 가지가 동시에 필요합니다.

여기에 Chamber 내부 잔류물이나 wafer edge의 residue 등이 particle defect로 이어지면 결국 수율 문제로 연결될 수 있습니다. 실제 양산용 Etch 장비에서도 wafer edge residue 관리와 wafer-to-wafer repeatability가 중요한 수율 요소로 다뤄집니다. Lam Research

---

💡 오늘의 핵심 Insight

Lithography와 Etching의 관계를 한 문장으로 정리하면 이렇습니다.

Lithography draws the pattern. Etching makes it real.

Lithography 기술이 아무리 발전해도 그 미세 패턴을 실제 물질 구조로 정확하게 전사하지 못한다면 반도체를 만들 수 없습니다.

따라서 반도체 미세화 경쟁은 더 작게 그리는 Lithography 경쟁인 동시에, 더 정확하게 깎는 Etching 경쟁이기도 합니다.

---

🎯 다음 글

[#09] Deposition은 어떻게 원자 단위의 막을 만들까?

— CVD, PVD, ALD로 이해하는 반도체 박막 공정

다음 편에서는 이번 글과 반대되는 과정을 살펴봅니다.

Etching = 깎는 기술

Deposition = 쌓는 기술

특히 왜 첨단 반도체에서 **ALD(Atomic Layer Deposition)**가 중요해지고 있는지까지 연결해보겠습니다.